Bhagwat Kakde

In diesem Buch wird ein energieeffizienter N herungsaddierer vorgeschlagen, der eine stromsparende und leistungsstarke Addition ohne gravierende Qualit tseinbu en erm glicht. Der vorgeschlagene Addierer f hrt eine fl cheneffiziente N herungslogik ein, die zum Addieren der niederwertigsten Bits des Addierers verwendet wird. Die Effektivit t des Addierers wird im Vergleich zu den bekannten exakten und approximativen Addierern analysiert, indem er in Tanner und MATLABT implementiert wird Die gr te Herausforderung in der modernen VLSI-Technologie ist die Energieeffizienz aufgrund der erh hten Funktionalit t auf einem einzigen Chip. Die Energieeffizienz kann durch die ungenaue Gestaltung von Schaltkreisen f r einen bestimmten Bereich von Anwendungen, die als fehlertolerante Anwendungen bekannt sind, erreicht werden. In diesem Beitrag wird eine energieeffiziente Addierer-Architektur vorgeschlagen, die sowohl bei der Leistung als auch bei der Geschwindigkeit eine enorme Verbesserung erzielt.Die Wirksamkeit des vorgeschlagenen Addierers wird durch die Implementierung der vorgeschlagenen und der bestehenden Addiererarchitektur in MATLAB zur Bewertung der Fehlermetriken und in Tanner zur Bewertung der Designmetriken bewertet. Die Simulationsergebnisse zeigen, dass der vorgeschlagene Addierer bei geringem Genauigkeitsverlust gleichzeitig Leistung, Fl che und Verz gerung erheblich reduziert.

Este livro prop e um somador aproximado eficiente em termos energ ticos que proporciona uma adi o de baixo consumo de energia e elevado desempenho sem degrada o grave da qualidade. O somador proposto introduz uma l gica aproximada eficiente em termos de rea que utilizada para somar os bits menos significativos do somador. A efic cia do somador analisada em rela o aos somadores exactos e aproximados bem conhecidos, atrav s da implementa o em Tanner e MATLABT O principal desafio da tecnologia VLSI moderna a efici ncia energ tica devido ao aumento da funcionalidade numa nica pastilha. A efici ncia energ tica pode ser alcan ada atrav s da conce o de circuitos imprecisos para um dom nio espec fico de aplica es conhecido como aplica es tolerantes a erros. Este documento prop e uma arquitetura de somador eficiente do ponto de vista energ tico que consegue uma melhoria tremenda do desempenho em termos de pot ncia e velocidade.A efic cia do somador proposto avaliada atrav s da implementa o da arquitetura de somador proposta e existente no MATLAB para avaliar as m tricas de erro e no Tanner para avaliar as m tricas de design. Os resultados da simula o mostram que o somador proposto reduz significativamente a pot ncia, a rea e o atraso simultaneamente com uma pequena perda de precis o.

This book proposes an energy efficient approximate adder that provides low power high performance addition without severe quality degradation. The proposed adder introduces area efficient approximate logic that is used to adder the least significant bits of the adder. The effectiveness of the adder is analyzed over the well known accurate and approximate adders by implementing on Tanner and MATLAB. The prime challenge in the modern VLSI technology is the energy efficiency due to increased functionality on the single chip. The energy efficiency can be achieved through designing circuit imprecisely for a specific domain of applications known as error tolerant applications. This paper proposes an energy efficient adder architecture that achieves tremendous improvement in both the power and speed performance.The efficacy of the proposed adder is evaluated by implementing the proposed and existing adder architecture on MATLAB to evaluate error metrics and on Tanner to evaluate design metrics. Simulation results show that the proposed adder significantly reduces power, area and delay simultaneously at small loss in accuracy.